

La investigación en Ingeniería de Computadores en el grupo CASIP

Jornadas SEFORI CITIC-UGR, Octubre 2016

Julio Ortega Lopera



Índice

→ La investigación en el grupo CASIP (TIC-117)

- Ingeniería de Computadores en la era del *Big Data* (Computación de Altas Prestaciones, HPC)

Grupo CASIP (Circuits and Systems for Information Processing)

Integrado mayoritariamente por profesores/investigadores del **Departamento de Arquitectura y Tecnología de Computadores** (junto con el TIC-024)

Reconocido por la J.A. como **TIC117 desde 1/1/1995**

Integrado en la UTI **ACASES** del CITIC-UGR

Constituido actualmente por 44 investigadores (29 doctores)

1986: Tesina

Data General MV10000 (1984)

7.1 MHz

2.8 MIPS (Promedio 2.5 CPI)

20 horas de CPU
(~20 días en máquina)

2016

PC (Microproc. multinúcleo)

2.66 GHz (CPI menor que 1)

Menos de 5 minutos (~2 min.)

!!!!!!!!!

30 años

Ley de Moore (se doblan las prestaciones cada 18-24 meses): $2^{15} - 2^{20}$

¿Cómo se ha desarrollado una investigación competitiva en esta dinámica?

TOP500, Junio 2016




Sunway TaihuLight (神威·太湖之光)

Procesador: Sunway SW26010C (1.45 GHz
11.78 GFLOPS pico / core)

Nº de Procesadores (cores): **10.649.600**

Memoria Principal: 1.31 PBytes (15.38 MW)

$R_{\max} = 93.015 \text{ PFLOPS}$ ($R_{\text{pico}} = 125.46 \text{ PFLOPS}$)



ENIAC (1946)


Nº de Procesadores: **1 (100 KHz, 174 KW)**

5000 sumas/s 357 mult/s 35 div/s

Mejora en un factor de más de 10^{12} en 70 años
(crecimiento exponencial, alrededor del 55%
anual)

Reloj “solo” 15000 (1.5×10^4) veces más rápido
y $165.35 \times 10^{-12} \text{ J/flop}$ vs. 34.8 J/suma

Prestaciones máximas TOP500



TOP500

www.top500.org

Lists

■ Sum □ #1 ■ #500

Green500 (www.green500.org)

Sunway TaihLight: 1.45 GHz

Núcleos: 10.649.600

Velocidad máxima: 93.02 PFLOPS

Potencia energética: 15.38 MW

93.02 mil millones (99.02×10^{15}) de operaciones por segundo:


Edad del Universo 13800 millones de años (434×10^{15} s desde BigBang)

Una persona capaz de realizar una operación por segundo tardaría más de **3000 millones de años**

Entre 2018-2023 se prevé alcanzar el EXAFLOPS (10^{18} FLOPS/s)

10^{50} op/s (computador 1 Kg 1 litro)

¿Qué mejoras se han producido? ¿En qué medida?



ENIAC (1946)


Procesadores: 1
(100 KHz, 174 KW)

5000 sumas/s
357 mult/s
35 div/s
0.03 op/s/W


**$\times 10^4$ (GHz)
 $\times 10^6$ (Proc)
 $\times 10^{12}$ (op/s)
 $\times 10^{12}$ (op/s/W)**




Los agentes de la evolución de los computadores



Evolución de las Líneas de Trabajo



Evolución de las líneas: Tesis doctorales



Líneas de Trabajo Actuales

Arquitecturas de altas prestaciones y sistemas distribuidos



Interfaces de red y sistemas de ficheros distribuidos

HPC y nuevas arquitecturas para bioingeniería, bioinformática y biomedicina

Computación móvil y en Cloud

Ingeniería neuronal




Neurociencia computacional

Simulación del cerebro

BCI e ingeniería neuromórfica

Sistemas Avanzados de Control y Monitorización



Control y monitorización de infraestructuras científicas

Sistemas empotrados para el control de redes de distribución

Monitorización y control remoto para la eficiencia energética

Aplicaciones




e-Salud, e-Bienestar, Diagnosis médica, e-Monitorización,


Índice

- La investigación en el grupo CASIP (TIC-117)
- Ingeniería de Computadores en la era del *Big Data* (Computación de Altas Prestaciones, HPC)

La era del Big Data (I)



La era del Big Data (II)



En 2010, se generaron 1.2 Zettabytes(10^{21} bytes)

Se estima que se generarán 40×10^{21} in 2020

50×10^9 dispositivos conectados a Internet en 2020

Facebook: 10 Tbytes/dia; Twitter: 7 TB/dia

LHC (Large Hadron Collider) produce 600 TB/s (15 millones de sensores) y necesita almacenar **25 PB/año** (después de filtrar los datos)


Retos para la Ingeniería de Computadores (I)



Las tecnologías de las unidades del computador evolucionan a distinta velocidad para ajustar sus velocidades hay que recurrir al paralelismo

Retos para la Ingeniería de Computadores (II)

- Captura y almacenamiento
- Procesamiento, distribución y comunicación
- Algoritmos de análisis de los datos



Las otras leyes de Amdahl (*rules of thumb*)

Ley del sistema equilibrado: un ancho de banda de E/S de un bit/s por cada instruction/s

Ley del equilibrio de memoria: el sistema debe cumplir que $\alpha = \text{Bytes/IPS}$ sea igual a uno

Ley de las E/S: los programas generan una operación de E/S por cada 50.000 instrucciones

Segunda ley de Amdahl: un sistema necesita un ancho de banda de E/S de un bit/s y un Byte de memoria por cada instrucción/s

Sistemas para aplicaciones intensivas en datos

Table 1. The Amdahl numbers characterizing balance for various popular systems. Amdahl numbers close to 1 indicate a balanced architecture.

System	CPU count	GIPS (GHz)	RAM (GB)	Disk I/O (MB)	Amdahl I/O
BeoWulf	100	300	200	3,000	0.08
Desktop	2	6	4	150	0.2
Cloud VM	1	3	4	30	0.08
SC1	212,992	150,000	18,600	16,900	0.001
SC2	2,090	5,000	8,260	4,700	0.008
GrayWulf	416	1,107	1,152	70,000	0.506

Szalay, A.: "Extreme Data-Intensive Scientific Computing". Computing in Science & Engineering, pp.34-41, 2011.

Sistemas HPC: valores de $\alpha=\text{Bytes/IPS}$ y **ancho de banda de E/S por IPS** pueden ser muy bajos (del orden de 0.001)


Sistemas para el procesamiento de datos intensivo (GrayWulf) estos valores están entre 0.5 y 1

El paralelismo de las aplicaciones (I)



Muchas aplicaciones se basan en modelos de cómputo con mucho paralelismo implícito (redes neuronales, algoritmos evolutivos, etc.)

Sin embargo estos modelos suelen necesitar volúmenes de comunicación considerables

Algoritmo evolutivo




El paralelismo de las aplicaciones (II)




Muchas aplicaciones presentan distintos tipos de paralelismo (funcional y de datos)

Se pueden aprovechar arquitecturas paralelas heterogéneas (incluyendo núcleos superescalares y GPUs)

Tanto la asignación a núcleos superescalares en el nodo como a SMXs en la GPU implican comunicación (entre el nodo y la GPU, o entre los SMXs a través de la jerarquía de memoria de la GPU)




El paralelismo de las aplicaciones (III)



La evaluación de la función de coste puede necesitar accesos a los niveles de memoria más lentos si necesita acceder a bases de datos de gran tamaño

Los patrones de acceso a la memoria que genera el algoritmo determinan el uso de la jerarquía de memoria y las prestaciones que se alcanzan




El consumo energético de las aplicaciones (I)

$$Pot = ACV^2f + \tau AVI_{short} + VI_{leakage}$$

$$f_{max} = B \frac{(V - V_{threshold})^2}{V}$$

$$I_{leakage} = H \times \exp\left(-\frac{eV_{threshold}}{KT}\right)$$



$$E = Pot \times t \approx K \times f^2 \times f \times \frac{W}{f} = K \times f^2 \times W$$

$$t = \frac{W}{f}$$

1

$$t_1 = \frac{W}{f}$$

$$E_1 = K \times f^2 \times W$$

1

$$t_p = \frac{(W / p)}{f}$$

$$E_p = p \times (K \times f^2 \times \frac{W}{p})$$

3

4

.....

p

$$t_p < t_1$$

$$E_p = E_1$$

El consumo energético de las aplicaciones (II)

$$Pot = ACV^2f + \tau AVI_{\text{short}} + VI_{\text{leakage}}$$
$$f_{\max} = B \frac{(V - V_{\text{threshold}})^2}{V}$$
$$I_{\text{leakage}} = H \times \exp\left(\frac{-eV_{\text{threshold}}}{KT}\right)$$

$$E = Pot \times t \approx K \times f^2 \times f \times \frac{W}{f} = K \times f^2 \times W$$

$$t = \frac{W}{f}$$

1

$$t_1 = \frac{W}{f}$$

$$E_1 = K \times f^2 \times W$$

1

2

3

4

.....

$$t_p = \frac{(W/p)}{(f/p)}$$

$$E_p = K \times \left(\frac{f}{p}\right)^2 \times W$$

$$t_p = t_1$$

$$E_p = E_1 / p^2$$


El consumo energético de las aplicaciones (III)

$$Pot = ACV^2f + \tau AVI_{\text{short}} + VI_{\text{leakage}}$$
$$f_{\max} = B \frac{(V - V_{\text{threshold}})^2}{V}$$
$$I_{\text{leakage}} = H \times \exp\left(\frac{-eV_{\text{threshold}}}{KT}\right)$$

$$E = Pot \times t \approx K \times f^2 \times f \times \frac{W}{f} = K \times f^2 \times W$$


$$t = \frac{W}{f}$$

DVS (dynamic voltaje scaling): permite que el procesador pueda funcionar a una frecuencia que se elige de varias posibles




La carga más pequeña podría ejecutarse a frecuencias menores o en núcleos menos rápidos

El proyecto ehp-MOBE (TIN2015-67020-P)





Arquitecturas Paralelas y Distribuidas Heterogéneas




Optimización Multi-objetivo Paralela

Co-evolución (con distribución de dimensiones e individuos)
Cooperación (Fija/Variable con combinación/cruce de soluciones,...)
Comunicación síncrona/asíncrona,... Topología de fija/variable,...
Espacio de decisión de dimensión muy elevada (cientos o miles de componentes)



Energy-aware High Performance Multi-objective Optimization in Heterogeneous Computer Architectures. Applications on Biomedical Engineering

Conclusión: Los retos tecnológicos



Conclusión: Los retos sociales

Retos para la sociedad:

Empleos del futuro: gran parte de las tareas (incluso las de oficios especializados) podrán ser realizados por los computadores.



<http://www.pewinternet.org/2014/08/06/future-of-jobs/>

La sociedad siempre se ha adaptado creando nuevos tipos de trabajos

Formación adecuada para los individuos/ingenieros de ese futuro

HiPEAC (European Network on High Performance and Embedded Architecture and Compilation) Vision 2015:
<https://www.hipeac.net/publications/vision/>

Los trabajos creados tras la recesión en USA no solo han sido menos que los que se perdieron sino que están peor pagados.



“Portadores de la Antorcha”
(Monumento a la Ciencia)
Anna Hyatt Huntington



www.facebook.com/atc.ugr



twitter.com/atc_ugr

http://atc.ugr.es/pages/actividades_extension/revista_eaic

¡ GRACIAS POR LA ATENCIÓN !

